「半導体集積回路の集積率は18～24カ月で2倍になる」という半導体業界の経験則。1965年にゴードン・ムーアによって提唱され、半導体デバイス性能が革新するペースの経験則として広く認知されている。

ムーアの法則をマイルストーンとして、半導体の特にプロセッサーに関わる技術戦略が策定され、さらにはこの開発ペースを維持することで、新規設備投資のサイクルが一定期間で継続されるなど、半導体に関する経済成長の側面も含め、発表から50年以上たった今でも大きな影響を与え続けている。
昨今では、半導体の微細化の物理的限界が取り沙汰される状況でも、大手ファウンドリ（チップの製造を他社からの委託で請け負う企業）／IDM（半導体の設計・製造・販売まで自社一貫で行う企業）のTSMCやインテルは、最先端半導体のロードマップを2030年に向けて回路線幅2nm→1.4nm→1nmと描いており、インテルは2024年、TSMCも2025年には2nm世代の量産を開始するとしている。一方で、微細化の限界に近づくことにより生産・設備コストは飛躍的に増大しており、物理限界よりは投資額の限界がムーアの法則の終焉になる可能性が指摘されている。

ムーアの法則に基づいた半導体開発の考え方として、「モアムーア」、「モアザンムーア」の二つが提言されている。
「モアムーア」とは、これまでの半導体の集積化を継続することで、汎用トランジスタ回路をより高速・高機能化する流れである。「モアムーア」の流れはトランジスタの微細化にとどまらず、パッケージとして3次元集積化（チップを垂直方向に積層し、相互接続することで高集積化する技術）するデバイス構造により、必ずしも微細化ではない方法で集積度を向上させる検討も活発化してきている。
また、「モアザンムーア」と表現される、必ずしも半導体の微細化・集積化に頼らないデバイス性能の向上を目指す検討も進んできている。例えば、電源やセンサーなど、機能の違うチップや同種でも複数個のチップを一つのパッケージに搭載すること（チップレット化）で、個別チップが高い集積度を持たずとも、従来より高機能なデバイスを提供する、2.xDや3D構造の先進パッケージング技術開発が進められている。
今後は、前工程（ウエハ表面に回路を形成する工程）の微細化のみならず、後工程（ウエハをチップに切り分け製品として仕上げる工程）のパッケージング技術を含めた総合的な技術革新による高機能なデバイスの実現が目指されている。

（髙橋　佑輔）